Show simple item record

Dependability Evaluation of COTS Microprocessors via On-Chip debugging facilities

Evaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chip

dc.contributoren-US
dc.contributores-ES
dc.creatorIsaza-González, José
dc.creatorSerrano-Cases, Alejandro
dc.creatorRestrepo-Calle, Felipe
dc.creatorCuenca-Asensi, Sergio
dc.creatorMartínez-Álvarez, Antonio
dc.date2017-06-06
dc.date.accessioned2017-07-28T13:57:00Z
dc.date.available2017-07-28T13:57:00Z
dc.identifierhttp://revistas.utp.ac.pa/index.php/id-tecnologico/article/view/1432
dc.identifier.urihttp://ridda2.utp.ac.pa/handle/123456789/1781
dc.descriptionThis paper presents a fault injection tool and methodology for performing Single-Event-Upsets (SEUs) injection campaigns on Commercial-off-the-shelf (COTS) microprocessors. This method takes advantage of the debug facilities of modern microprocessors along with standard GNU Debugger (GDB) for executing and debugging benchmarks. The developed experiments on real boards, as well as on virtual machines, demonstrate the feasibility and flexibility of the proposal as a low-cost solution for assessing the reliability of COTS microprocessorsen-US
dc.descriptionEste artículo presenta una herramienta de inyección de fallos y la metodología para la realización de campañas de inyección de Single-Event-Upsets (SEUs) en microprocesadores Commercial-off-the-shelf (COTS). Este método utiliza las ventajas que ofrecen las infraestructuras de depuración de los microprocesadores actuales, además del depurador estándar de GNU (GDB) para la ejecución y depuración de los programas de pruebas. Los experimentos desarrollados sobre microprocesadores reales, así como en las máquinas virtuales, demuestran la viabilidad y la flexibilidad de la propuesta como una solución de bajo costo para evaluar la fiabilidad de los microprocesadores COTSes-ES
dc.formatapplication/pdf
dc.languagespa
dc.publisherUniversidad Tecnológica de Panamáes-ES
dc.relationhttp://revistas.utp.ac.pa/index.php/id-tecnologico/article/view/1432/1994
dc.rightsinfo:eu-repo/semantics/openAccess
dc.rightshttps://creativecommons.org/licenses/by-nc-sa/4.0/
dc.source2219-6714
dc.source1680-8894
dc.sourceI+D Tecnológico; Vol. 13, Núm. 1 (2017): Revista I+D Tecnológico; 8-17es-ES
dc.subjectCommercial-off-the-shelf (COTS); on-chip debug; radiation effects; microprocessors reliability; fault injection; soft-erroren-US
dc.subjectCommercial-off-the-shelf (COTS); depuración integrada en el chip; efectos de la radiación; fiabilidad de microprocesadores; inyección de fallos; errores lógicoses-ES
dc.titleDependability Evaluation of COTS Microprocessors via On-Chip debugging facilitiesen-US
dc.titleEvaluación de la fiabilidad de microprocesadores COTS mediante las infraestructuras de depuración On-Chipes-ES
dc.typeinfo:eu-repo/semantics/article
dc.typeinfo:eu-repo/semantics/publishedVersion


Files in this item

FilesSizeFormatView

There are no files associated with this item.

This item appears in the following Collection(s)

  • Vol. 13, Núm. 1 (2017): Revista I+D Tecnológico [11]
    La Universidad Tecnológica de Panamá se complace en presentar a la comunidad científica en general la primera edición del año 2017 de la Revista I+D Tecnológico, correspondiente al volumen 13, número 1.

Show simple item record